# گزارش آزمایش ۳: توصیف جریان داده

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطمه ابراهیمی ۴۰۱۱۱۰۹۳۱

## ۱.۳ مقدمه و اهداف

در این آزمایش، توصیف جریان داده در Verilog با دستور assign بررسی می‌شود. بخش نخست شامل طراحی سلسله‌مراتبی مقایسه‌کننده‌ی آبشاری چهار بیتی و بخش دوم شامل طراحی یک مقایسه‌کننده‌ی سریال دارای ورودی reset است.

## ۲.۳ طراحی و کد Verilog

*این بخش پس از انجام آزمایش تکمیل می‌شود.*

## ۳.۳ تست‌بنچ و شبیه‌سازی

*این بخش پس از انجام آزمایش تکمیل می‌شود.*

## ۴.۳ سنتز و پیاده‌سازی روی برد

*این بخش پس از انجام آزمایش تکمیل می‌شود.*

## ۵.۳ نتایج

*این بخش پس از انجام آزمایش تکمیل می‌شود.*

## نتیجه‌گیری

*این بخش پس از انجام آزمایش تکمیل می‌شود.*

## منابع

۱. دستور کار آزمایشگاه سیستم‌های طراحی دیجیتال، آزمایش سوم.

۲. Palnitkar، S. .Verilog HDL: A Guide to Digital Design and Synthesis.